| 内容 |
求职意向
通信，数字前端 北京 薪资面议 随时到岗
教育背景
2020.x -2020x 简历网大学 电子与通信工程
信息光子学与光通信研究院（国家重点实验室）
奖学金：国家二等奖学金
2020.x -2020x 简历网大学 电信工程及管理
专业成绩：84.3/100（专业前40%）
优秀学生会干部
工作经验
2020.x -2020x pony.ai(小马智行) FPGA开发
工作内容：在LINUX的开发环境下,完成对IP核IIC协议的改写，使得其同时可以使用AXI lite协议。测试并寻找N_BOX版本查询程序的问题。
工作平台：UBUNTU系统，QUARTUS PRIME，VIVADO，装配了各种处理工具的汽车
个人成果：
1.完成N-BOX时钟管脚以及输出管教的时序约束；
2.在LINUX环境下安装配置和FPGA开发相关的开发环境;
3.对N_BOX进行后仿真并找到状态没有转移的原因并进行管教分配;
4.查阅AXI IIC IP核的官方文档，并测试了该IP核于EEPROM之间的通信;
5.编写相机频闪测试代;
6.在ZYNQ Xilinx的开发板上搭建 Peta Linux;
2020.x -2020x 算法调试和FPGA开发板调试 科研项目
项目描述：
此项目为实验室的军工项目，目的是为了运用FPGA实现单偏模式下2.5G的相干光通信的DSP接受模块的算法（我们小组负责的部分 ）。模拟QPSK相干光传输系统搭建了光路，在光信号进入相干接收机后，分出I路和Q路两路电信号，在利用示波器与FPGA开发板对DSP接受算法进行调试。
项目平台：
硬件：误码仪，IQ调制器，激光器，相干接收机，3DB耦合器，偏振片，光示波器，电示波器，微波源，ALTERA StratixV系列FPGA开发板，衰减器；
软件：MATLAB, QuartusII15.0;Pycharm;Modelsim
个人成果：
1.
调试FPGA开发板的ADC部分完成单通道5G采样模式
；
2.调试FPGA的高速串行接口GTX，使其将16路156.25M的并行数据以2.5G速率的PRBS7码正确传输给误码仪；
3.LMS算法的并行化设计及仿真；
4.频偏恢复算法的并行化设计、Verilog程序编写及定点仿真；
5.将算法占用芯片的LE资源从63%优化至47%；
6.优化算法的时序，使得时序由83MHZ优化至211.91MHZ；
7.根据已有算法占用的资源量评估速率更高情况下需要使用的资源量（数据速率变化从2.5G到10G）
自我评价
责任心强，对工作耐心细致，善于发现，对事物具备良好的洞察力；善于与人沟通，虚心接受他人意见并进行改正，人际关系良好，能做好一个协作者也能做好一个领导者；行动力、时间观念强，对自我要求较高。渴望可以学到更多的专业相关技能并且可以实际运用起来。
|